Комп'ютерна схемотехніка
Зміст
1. ВСТУП
2. Дискретизація аналогових сигналів
2.1 Квантування по рівню
2.2 Квантування за часом
2.3 Квантування по рівню і за часом
2.3.1 Розрахунок похибки АЦП
2.3.2 Вибір величини кроку квантування за часом
3. ЗАСТОСУВАННЯ АЛГЕБРИ ЛОГІКИ (булевої алгебри) При аналізі і синтезі цифрових електронних пристроїв
3.1 Визначення та способи завдання перемикальних функцій
3.2 перемикальні функції однієї змінної (N = 1)
3.3 перемикальні функції двох змінних (N = 2)
3.4 Базисні логічні функції
3.5 Принцип подвійності булевої алгебри
3.6 Основні тотожності булевої алгебри
3.7 Основні закони і теореми булевої алгебри
3.7.1 Закони
3.7.2 Теореми
3.8 Досконала діз'юнктівная нормальна форма (СДНФ) записи булевих виразів
3.9 диз'юнктивних нормальних форма (ДНФ)
3.10 Досконала кон'юнктівной нормальна форма (СКНФ) записи булевих виразів
3.11 кон'юнктівной нормальна форма (КНФ)
3.12 Мінімізація логічних функцій
3.12.1 Алгебраїчний спосіб мінімізації ПФ
3.12.2 Мінімізація ПФ з використанням діаграм Вейча (карт Карно)
3.12.2.1 Мінімізація ПФ за допомогою діаграм Вейча
3.12.2.1.1 Загальні правила мінімізації
3.12.2.1.2 Приклади мінімізації ПФ за допомогою діаграм Вейча
3.12.2.2 Мінімізація ПФ за допомогою карт Карно
4. ЛОГІЧНІ ЕЛЕМЕНТИ
4.1 Інвертор (логічний елемент НЕ)
4.2 Кон'юнктор (логічний елемент І)
4.3 Діз'юнктор (логічний елемент АБО)
4.4 Повторювач
4.5 І-НЕ
4.6 АБО-НЕ
4.7 Виключає АБО
4.8 Складання по модулю два (непарність)
4.9 Складання по модулю два з запереченням (Парність)
4.10 Еквівалентність
4.11 Нееквівалентність
4.12 І-АБО-НЕ
4.13 Заборона
4.14 Логічні елементи з відкритим колектором
4.15 Логічні елементи з третім станом
5. РЕАЛІЗАЦІЯ ЛОГІЧНИХ ФУНКЦІЙ в різних базисах
5.1 Базисні набори ЛЕ і їх взаємозв'язок
5.2 Реалізація логічних функцій в різних базисах
5.2.1 Реалізація елемента "Рівнозначність" (Виключає АБО - НЕ)
5.2.2 Реалізація елемента "нерівнозначність" (Виключає АБО, сума по модулю два)
5.2.3 Реалізація елемента "Заборона"
5.2.4 Реалізація многобуквенних логічних функцій на елементах з невеликою кількістю входів
6. ПАРАМЕТРИ І ХАРАКТЕРИСТИКИ ЦИФРОВИХ Інтегральних мікросхем (ІМС)
6.1 Коефіцієнт об'єднання по входу (Коб)
6.2 Коефіцієнт розгалуження по виходу (Краз)
6.3 Статичні характеристики
6.4 Завадостійкість
6.5 Динамічні характеристики та параметри
6.6 Вид реалізованої логічної функції
6.7 Споживані струми і потужність
6.8 Вхідні та вихідні струми, напруги
6.9 Порогові напруги
6.10 Допустимі значення основних параметрів
7. Базові логічні елементи
7.1 Базовий ТТЛ (ТТЛШ) - елемент І-НЕ
7.2 Базовий ЕСЛ - елемент АБО/АБО-НЕ
7.3 Базовий КМОП-елемент АБО-НЕ
8. Генератор тактових імпульсів (ГТВ) на логічних елементах
8.1 ГТІ на двох інвертора
8.2 ГТІ на 3-х інверторах
9. ФУНКЦІОНАЛЬНІ ПРИСТРОЇ КОМП'ЮТЕРНОЇ (ЦИФРОВИЙ) ЕЛЕКТРОНІКИ
9.1 Комбінаційні цифрові пристрої (КЦУ)
9.1.1 Аналіз і синтез КЦУ
9.1.1.1 Аналіз КЦУ
9.1.1.2 Синтез КЦУ
9.1.2 Типові КЦУ
9.1.2.1 Шифратори і дешифратори
9.1.2.1.1 Шифратори двійкового коду
9.1.2.1.2 Шифратори двійковій-десяткового коду
9.1.2.1.3 Дешифратор двійкового коду
9.1.2.1.4 Дешифратор BCD-коду в семисегментний код
9.1.2.1.4.1 семисегментний індикатор на світлодіодах
9.1.2.2 Мультиплексори і демультиплексори
9.1.2.2.1 Мультиплексори
9.1.2.2.2 Демультіплексори
9.1.2.2.3 Мультиплексори-селектори (Мультиплексори-демультиплексори)
9.1.2.3 Суматори і Непошарпаний
9.1.2.4 Пристрої контролю парності (УКЧ)
9.1.2.5 Цифрові компаратори
9.1.3 Використання для проектування КЦУ мультиплексорів, дешифраторів і постійних запам'ятовуючих пристроїв
9.1.3.1 Побудова КЦУ на мультиплексорах
9.1.3.2 Побудова КЦУ на дешифратор
9.1.3.3 Побудова КЦУ на постійному запам'ятовуючому устрої (ПЗУ)
9.2 послідовних цифрові пристрої
9.2.1 Тригери
9.2.1.1 Тригери на логічних елементах
9.2.1.1.1 RS - тригери
9.2.1.1.1.1 Асинхронні RS - тригери
9.2.1.1.1.2 Синхронні RS - тригери
9.2.1.1.2 Т-тригери (тригери з лічильним входом)
9.2.1.1.3 D-тригери (тригери затримки)
9.2.1.1.4 JK-тригери
9.2.1.2 Тригери в інтегральному виконанні
9.2.2 Регістри
9.2.2.1 Паралельні регістри
9.2.2.2 Послідовні (зсувні) регістри
9.2.2.3 Регістри зсуву
9.2.2.4 Послідовно-паралельні і паралельно-послідовні регістри
9.2.2.5 Регістри в інтегральному виконанні
9.2.3.1 Асинхронний суммирующий двійковий лічильник з послідовним переносом
9.2.3.2 Асинхронний віднімає двійковий лічильник з послідовним переносом
9.2.3.3 Асинхронні реверсивні двійкові лічильники з послідовним переносом
9.2.3.4 Синхронний лічильник зі наскрізним переносом
9.2.3.5 Десяткові лічильники
9.2.3.6 Лічильники в інтегральному виконанні
9.2.4 Дільники частоти
9.2.5 Розподільники
10. ЗВ'ЯЗОК МП-РА І ОМЕВМ з аналогового ОБ'ЄКТОМ УПРАВЛІННЯ ТА З ПК
10.1 Структура типової локальної мікропроцесорної системи управління (ЛМПСУ)
10.1.1 Призначення і схемна реалізація окремих вузлів ЛМПСУ
10.1.1.1 Аналоговий мультиплексор (АМПС)
10.1.1.2 Пристрій вибірки-зберігання (ПВЗ)
10.1.1.3 Аналого-цифровий перетворювач (АЦП)
10.1.1.4 Ведена однокристальна мікроЕОМ (ОМЕВМ)
10.1.1.5 Шинний формувач (ШФ)
10.1.1.6 Регістри (Рг1. .. Рг3)
10.1.1.7 Схеми узгодження рівнів (ССУ1. .. ССУ3)
10.1.1.8 Цифро-аналогові перетворювачі (ЦАП1. .. ЦАП3)
10.2 Застосування АЦП і ПВЗ при введенні аналогової інформації в МПС
10.2.1 Розрахунок АЦП
10.2.2 АЦП К1113 ПВ1
10.2.2.1 Опис мікросхеми К1113 ПВ1
10.2.2.2 Розрахунок мікросхеми К1113 ПВ1
10.2.2.3 Введення даних від АЦП в МПС через ППІ в режимі 0
10.2.3 Пристрій вибірки та зберігання (ПВЗ)
10.2.3.1 Обгрунтування застосування ПВЗ
10.2.3.2 Принцип дії, схема і основні параметри ПВЗ
10.2.3.3 Функціональні можливості і схема включення мікросхеми ПВЗ К1100СК2 (КР1100СК2)
10.2.4 АЦП MAX154
10.2.4.1 Опис мікросхеми MAX154. Тимчасові діаграми та режими роботи
10.2.4.2 Розрахунок АЦП MAX154
10.3 Застосування ЦАП при виведенні цифровий інформації з МПС
10.3.1 Розрахунок ЦАП на матриці R-2R c підсумовуванням струмів
10.3.2 ЦАП К572 ПА1
10.3.2.1 Опис мікросхеми К572 ПА1
10.3.2.2 Розрахунок ЦАП К572 ПА1
10.3.3 ЦАП MAX506
10.3.3.1 Опис мікросхеми MAX506
10.3.3.2 Розрахунок ЦАП MAX506
10.4 Особливості апаратної і програмної реалізації модуля АЦП-ЦАП МПС
10.4.1 Апаратний рівень
10.4.2 Програмний рівень
10.5 Обмін між МП-м (ОМЕВМ) і ПК по послідовному каналу зв'язку за допомогою інтерфейсу RS-232С
10.5.1 Пристрій асинхронне програмоване приемопередающее (УАПП)
10.5.2 Пристрій перетворення рівнів (УПУ)
10.5.3 Роз'єм RS-232С
10.5.4 Буферний регістр адреси RS-232C
10.5.5 Шинний формувач
10.6 Вибір і...
