ОРГАНІЗАЦІЯ ІНТЕРФЕЙСУ У мікроЕОМ
Робота мікро ЕОМ супроводжується інтенсивним обміном інформацією між МП, ЗУ і УВВ. В процесі виконання програми МП приймає команди з пам'яті програм, звертається до пам'яті даних, а при виконанні команд вводу-виводу - до УВВ. Ефективність рішення задачі в мікро ЕОМ в значній мірі визначається організацією цього обміну і структурою зв'язку між МП, пам'яттю і УВВ.
Система шин, допоміжної апаратури і алгоритмів, реалізованих на цьому обладнанні, призначена для організації обміну між МП, пам'яттю і УВВ, називається інтерфейсом.
У функції інтерфейсу входять дешифрация адреси пристроїв, синхронізація обміну інформацією, узгодження форматів слів, дешифрування коду команди, зв'язаної з зверненням до пам'яті або УВВ, електричне узгодження сигналів і деякі інші операції.
Складність завдань, покладених на інтерфейс, а також недостатня потужність буферних схем, входять до складу БІС МП, призвели до розподілу коштів інтерфейсу між різними пристроями:
а) пристроєм управління пам'яттю і введенням-виводом, що входять до складу МП;
б) безпосередньо інтерфейсним пристроєм, що є проміжною ланкою між МП, з одного боку, і пам'яттю і УВВ, з іншого;
в) спеціалізованими пристроями управління (контролерами) УВВ, призначеними для реалізації алгоритмів керування, специфічних для різних УВВ.
Організація обміну між МП і пам'яттю чи УВВ в найпростіших випадках можлива на основі засобів, містяться тільки в МП. Відсутні функції в таких випадках реалізуються програмно.
Більш складні ЗУ і УВВ з'єднуються з МП обов'язково через додаткові інтерфейсні пристрої, виконані на основі СІС і МІС або (в деяких МПК) у вигляді спеціальних БІС. Розробка ВІС обумовлюється значною складністю функції інтерфейсних пристроїв: при відсутності БІС в деяких випадках може знадобитися до декількох сотень корпусів СІС і МІС.
Нарешті, існують складні ЗУ і УВВ зі специфічними алгоритмами управління (магнітні диски і стрічки, електронно-променеві трубки і т.д.), реалізація яких можлива лише спеціальними контролерами.
Складність зовнішнього інтерфейсу визначається як складністю периферійних пристроїв, так і ступенем сумісності їх з ЕОМ.
Під сумісністю будемо розуміти можливість об'єднання окремих компонентів системи в єдину операційну мережу за допомогою програмних і апаратних засобів.
Сумісність визначається чотирма основними ознаками: швидкодією, кодами, використовуваними для обміну, архітектурою процесора, електричними характеристиками. Якщо об'єднуються компоненти не відповідають один одному по одним або кількома ознаками, то вони не можуть бути об'єднані без інтерфейсних модулів.
У будь мікроЕОМ необхідні засоби обміну даними з різноманітними периферійними пристроями. В залежності від умов конкретного застосування та характеристик периферійного обладнання передача даних виконується в паралельному або послідовному форматі.
Спільність функцій введення-виведення стимулювала розробку ВІС периферійних адаптерів, представляють собою гнучкі програмовані прилади, орієнтовані виключно на введення-виведення.
В даний час такі адаптери стали обов'язковими компонентами практично всіх мікропроцесорних систем. Вони отримали широко поширені імена як LPT і COM порти відповідно для паралельних і послідовних каналів вводу/виводу.
На рис. 1 наведена структурна схема адаптера і його програмна модель. Підключення периферійного обладнання проводиться через три двонаправлених 8-бітних порту (або канали) A, B і С. Інтерфейс із системною шиною здійснюється за допомогою 14 ліній:
Рисунок 1 - Структурна схема (а) і програмна модель (б) типового паралельного адаптера
D 0 Вё 7 - двонаправлена ​​шина даних з трехстабільнимі каскадами.
А 0 , А 1 - Лінії адреси, котрі вибирають внутрішній регістр адаптера, комутований на шину даних: 00 - порт А, 01 - порт В, 10 - порт С і 11 - регістр управління.
- L-активний вхід вибору кристала; високий рівень забороняється, а низький дозволяє зв'язок приладу із системною шиною.
- L-активний вхід зчитування інформації з адресується по лініях А, регістра на шину даних.
- L-активний вхід запису інформації з шини даних в адресується внутрішній регістр адаптера.
RESET - H-активний сигнал скидання для приведення приладу в початковий стан; при дії скидання регістр управління обнуляється, а всі три порти переводяться в режим введення.
Відзначимо, що зчитування з регістра управління (= 0, A 1,0 = 11) не допускається, а одночасні запис і зчитування (= 0 і = 0) призводять до непередбачуваного результату.
Програмування та обмін даними з адаптером здійснюються командами введення IN і виведення OUT, при виконанні яких на лініях А 0 Вё 7 (і одночасно А 8 Вё 15 ) знаходиться адресна інформація.
Приймачем і джерелом даних у мікропроцесорі є акумулятор. Входи А 0,1 адаптера зазвичай підключаються до молодших лініях шини адреси, а підключення входу залежить від прийнятого способу вибору адаптерів, якщо їх декілька. У лінійному виборі з кодами адреси 011111XX, 101111XX, ..., 111110XX входи підключаються без додаткового дешифратора до відповідних (нульовим) лініях адреси А 2 Вё 7 . У цьому способі система може мати до шести адаптерів; при більшому числі адаптерів потрібно дешифратор з L-активними виходами, вхід якого підключається до лініях А 2 Вё 7 .
Малюнок 2 - Формат керуючого слова для налаштування ППА на допустимий режим
Програмування адаптера полягає в завантаженні коду (наказу) в регістр керуючого слова (РУС). Формат наказу визначення режиму, що ідентифікується умовою D 7 = 1, наведено на рис. 2.
Відзначимо, що 8-бітові порти А і В не розділені, а лінії порту С розділені на дві 4-бітні групи, що представляють собою два незалежних порту. Наприклад, наказ конфігурації порту А на введення в режимі 0, порта В на вивід в режимі 1, біта 3 порту С на введення і біта 7 порту С на вивід має код 10010101. Цей код завантажується в акумулятор командою MVI і виводиться в регістр управління адаптера командою OUT.
Керуючий слово з нульовим старшим бітом D 7 = 0 використовується для установки або скидання будь-якого біта порту С. Біти D 4 Вё 6 не використовуються і зазвичай містять нулі; біти D 1 Вё 3 містять двійковий номер (адресу) модифікується біта порту С, а біт D 0 задає установку (D 0 = 1) або скидання (D 0 = 0) адресованого біту. Наприклад, наказ скидання біта 2 порти С має код 00000100. Накази даного формату використовуються для формування сигналів квитування в режимах 1 або 2. Формування позитивного імпульсу на виході біта 3 порту З реалізується наступними командами:
MVIA, 00000111B; Установка біта 3
OUTРУС; Висновок в порт РУС
MVIA, 00000110B; Скидання біта 3
OUTРУС; Висновок в порт РУС
Тут РУС - символічний адреса регістра управління, який визначається інтерфейсом адаптера з системною шиною. Наприклад, їм може бути РУС = 0FBH.
Відзначимо, що в наведеному фрагменті можна заощадити один байт, замінивши другу команду MVI на команду DCR A.
Аналогічна функція установки і скидання окремих біт портів А і В реалізується в три етапи: вміст порту вводиться в акумулятор, командами ORI та ANI з відповідними операндами-масками модифікується потрібний біт, а потім змінений результат виводиться в той же порт.
Як видно з наказу визначення режиму, адаптер має три режими роботи.
<...
