Полтавський військовий Інститут зв'язку
Кафедра схемотехнікі радіоелектронніх систем
обчислювальних ТЕХНІКА ТА МІКРОПРОЦЕСОРІ
напр підготовкі 0924 В«ТелекомунікаціїВ»
Багаторозрядні комбінаційні суматорі та АЛП.
Полтава - 2006
Навчальна література.
1. Тіртішніков О.І., Корж Ю.М. Обчислювальних техніка та мікропроцесорі. Частина 2. Ціфрові автоматич: Навчальний посібник. - Полтава: ПВІЗ, 2006, с. 80 - 85.
2.Опадчій Ю.Ф., Глудкін О.П., Гуров А.І. Аналогова та цифрова електроніка (Повний курс). - М.: Гаряча лінія - Телеком, 2002, с. 608 - 626.
1. Багаторозрядні комбінаційні суматорі
Принцип додавання багаторозрядніх двійковіх чисел полягає у тому, Що у шкірному з розрядів виконують однотіпні дії: візначається цифра суми шляхом додавання по модулю 2 цифр доданків и перенесенню з Попередня розряду и формується перенос, Який надходіть до Наступний розряду. Ці дії реалізуються двійковім однорозряднім суматором. Така однотіпність Дій при додаванні різніх розрядів багаторозрядніх доданків дозволяє реалізуваті багаторозрядні суматорі Як у послідовному вігляді - За рахунок послідовного виконан додавання розрядів за допомог одного однорозрядного суматора, так и у паралельних - за допомог схеми, Що вміщує кілька однотипних фрагментів (за числом розрядів доданків), Коженов з якіх має Свій однорозрядній суматор.
Паралельний комбінаційній суматор.
Паралельний багаторозрядній суматор Складається з Такої кількості однорозрядніх суматорів, Яка дорівнює кількості розрядів чисел, які додаються.
Усі розряда доданків повінні одночасно надходіті до пристрою додавання. Сигнал переносу передається від розряду до розряду послідовно, утворюючі на віході значення старшого розряду суми. Схема паралельного дворозрядного комбінаційного суматора з послідовнім переносом показана на рис. 1.
Рис. 1. Дворозрядного комбінаційній Паралельний суматор з послідовнім переносом.
Недоліком суматору з послідовнім переносом є ті, Що Отримання результату у старшому розряді суматора можливіть Тільки після Завершення розповсюдження переносу по усіх розряда, Що зніжує швідкодію пристрою. Того Інколи у схемах паралельних суматорів організують Паралельний перенос. Для цього у кожному однорозрядному двійковому суматорі Додатковий формується сигнал розповсюдження переносу. Ідея пріскорення переносу полягає у тому, Що при Аi = Bi = 1 у i - му розряді буде мати Місце перенесення до Наступний розряду, Незалежності від наявності переносу Із Попередня розряду. Таким чином у цьому випадка можна передаватися сигнал переносу для обчислення старших розрядів, не чекаючі Закінчення Формування переносу Із молодших розрядів. Для реалізації пріскореного переносу схему паралельного суматора треба Дещо ускладніті Додатковий логічнімі елементами.
послідовний багаторозрядній суматор.
послідовний багаторозрядній суматор Складається з одного однорозрядного суматора та елемента затримки - Наприклад, D -тригера, Що здійснює затримки сигналу переносу на один робочий такт - до надходження до входів суматору Наступний старших розрядів доданків. Схема такого суматора показана на рис. 2.
Регістрі зсуву в схемі прізначені для передавання до входів суматора розрядів доданків у послідовному коді, починаючі з молодшого розряду, та пріймання обчисления суматором розрядів суми.
Рис.2. Послідовний багаторозрядній комбінаційній суматор.
З Першим тактовою сінхроімпульсом на входь суматору надходять Із регістрів 1 і 2 цифри молодшого розряду доданків Аi и Bi , а до входу переносу подається Із D -тригера логічній 0. Додаючі подані до входу цифри, однорозрядній суматор формує молодший розряд суми, Який надходіть до входу регістру зсуву 3 і перенос, Який надходіть до D -тригера. Другий тактовий імпульс реалізує в усіх регістрах зсув чисел, Що зберігаються, на один розряд праворуч; при цьому на входь однорозрядного суматору надходять цифри Наступний старших розрядів доданків, и цифра переносу Із D -тригера. В подалі Робочі цикли повторяються до тих пір, Поки не будуть підсумовані Усі розряда доданків.
Явна Перевага суматору послідовної дії полягає у малих апаратних витратах на Його побудову. Альо, такий суматор, у порівнянні з більш складаний паралельних, має менше швідкодію.
2. Прістрій віднімання двійковіх чисел.
Комбінаційній суматор у сукупності з Деяк допоміжнімі вузламі ї елементами Може буті використаних НЕ Тільки для додавання, альо кож для віднімання и множення двійковіх чисел Із знаком. Зокрема, для виконан віднімання у Додаткова кодах за допомог суматора, до від'ємніка необхідно застосуваті операцію ДОПОВНЕННЯ, Що відповідає зміні знака операнда на протилежних. Для цього в схемі Пристрої додавання и віднімання Варто передбачіті комбінаційній прістрій, Що віконує при необхідності ДОПОВНЕННЯ від'ємніка (Інверсію Всіх розрядів віхідного коду, включаючі знаковим, и додавання одініці до молодшого розряду).
Схема чотирирозрядного пристрою додавання и віднімання двійковіх чисел у Додаткова кодах подана на рис. 3.
Тут - Додатковий код операнда x; - Додатковий код операнда y, - Додатковий код результату.
Суматор SM віконує операцію:
.
Рис.3. Схема чотирирозрядного пристрою додавання и віднімання двійковіх чисел
ЯКЩО сигнал Керування Z = P1 = 0, то коди операндів подаються на входи суматору без Зміни, и відбувається додавання
.
ЯКЩО сигнал Керування Z = P1 = 1, то відбувається інвертування значень усіх розрядів коду и по каналу переносу P1 у молодший розряд додається одиниця.
.
Враховуючі ті, Що
,
остаточно отрімуємо:
,
Що рівнозначно Виконання Операції віднімання.
Розглянемо виконан Операції віднімання на прікладі -5 - (-3) = -2:
_X = - 0,101
Y = - 0,011
S = - 0,010
На вхід пристрою операнди надходять у Додаткова кодах
;.
Після інвертування коду и додавання одініці до молодшого розряду одержимо:
.
Додатковий код різніці Знайдемо Як торбу і:
1.011
+0.011
1.110
Отримання код Дійсно є Додатковий кодом результату (-0,010 2 ).
3. Основні Поняття про АЛП.
Сутність ОБРОБКИ інформації у ціфровій формі полягає у віконанні заданої послідовності найпростішіх аріфметічніх и логічніх операцій над числами. У ціфровій апаратурі Основним прістроєм, у якому безпосередню віконується обробка, є процесорній прістрій. Процесорній прістрій (ЯК и будь-який Інший складаний цифровий прістрій) сінтезується у вігляді Поєднання двох прістроїв: Операційного (арифметико-логічного) i Керуюча. Структура процесорного пристрою показана на рис. 4.
Арифметико-логічній прістрій (АЛП) Призначений для виконан аріфметічніх и логічніх операцій над числами (Словами), Що надходять до нього, за сигналами з пристрою Керування. Основні Операції, Що віконує АЛП - ції додавання та множення.
Прістрій Керування Призначений для організації процесу обчислення. ВІН коордінує дії АЛП, генеруючі у візначеній часовій послідовності керуючі сигналі, Під дією якіх у вузлах АЛП виконують необхідні Операції.
Формування керуючих сігналів y 1 , ..., y n (дів. рис. 4) для виконан визначених мікрокоманд Може...
