Розвиток техніки, перефразовуючи відому тезу, йде по спіралі. Так і фірма ARM, що розробила процессорное сімейство ARM7 Thumb з базовим ядром, відповідними макрокомпонентами і синтезованих ядром, зробила черговий виток, розширивши сімейство ARM9 Thumb приладами з новою якістю - ядром ARM9E і реалізованими на його основі макроядрамі ARM946E і ARM966E. Процесорний ядро ​​ARM9E - це процесор ARM9TDMI в„ў, розширений DSP можливостями і призначений для таких застосувань, в яких необхідне поєднання можливостей мікроконтролера і DSP. Використання суміщеного однопроцессорного рішення дозволяє істотно спростити кристал, зменшити його розміри і скоротити "час виходу на ринок "кінцевої продукції.
Нове ядро - це 32-розрядний RISC процесор на базі ядра ARM9TDMI, з системою команд ARM, розширеної новими командами цифрової обробки сигналів і вбудованим блоком, що виконує операцію 16x32 множення/акумулювання (MAC) протягом одного тактового циклу. Ядро є Thumb-орієнтованим - працює з Thumb В® системою команд, що забезпечує чудове щільність коду. У процесор ARM9E вбудована EmbeddedICE - RT в„ў логіка, і розроблена розширена версія EmbeddedICE в„ў JTAG засобів налагодження програмного забезпечення, краще відповідає потребам систем, що працюють в реальному масштабі часу.
Основними областями застосування ядра можуть бути контролери HDD, DVD та інших пристроїв масової пам'яті; контролери пристроїв розпізнавання і синтезу мови, засобів кодування та поширення мови по мережах і через Internet; пристрої Dolby AC3 і MPEG MP3; персональні інформаційні пристрої (PDA), торгові термінали, апаратні і в особливості програмні модеми, автомобільна техніки і багато іншого.
Головна особливість ядра ARM9E
- це розширені DSP можливості:
Операції 16x16 і 32x16 перемноження/акумулювання (MAC), виконувані за один тактовий цикл, з додаванням в систему команд процесора нових команд
Дробова арифметика без насичення, також з додаванням нових команд
Ефективний доступ до 16-розрядним величинам, що забезпечує використання повної 32-розрядної смуги пам'яті
Нова команда CLZ покращує продуктивність операції ділення.
Всі ці нові можливості забезпечують триразове збільшення продуктивності 16-розрядних алгоритмів сервоуправління, обчислюючи 10-елементне скалярний твір за 125 нс, на частоті 160 МГц.
Повністю дуплексний G.732.1 кодер мови використовує менше 25% від повної продуктивності на 160 МГц, залишаючи 75% продуктивності для інших додатків.
Суміщене однопроцесорних рішення ядра ARM9E, що представляє поєднання можливостей мікроконтролера і DSP, забезпечує значні вигоди, у порівнянні з традиційними рішеннями, в яких використовуються окремі DSP і процесор управління.
Зменшено розмір кристала, знижена його складність
Виключені засоби межпроцессорной зв'язку та синхронізації.
Виключено дублювання ресурсів у вбудованих: системі пам'яті, організації шин, налагодженні, і трасуванні.
Організовано швидкий відгук на переривання і контекстне перемикання
Розподіл продуктивності між кодами DSP і контролера може динамічно змінюватися, відповідно до вимог системи.
Весь код має доступ до DSP умножителю і використовує переваги ортогональної RISC архітектури з лінійним 32-розрядним адресним простором
Знижена складність програмування
Використовується єдине уніфіковане оточення розробки програмного забезпечення та налагодження
Розширена система команд є чудовим об'єктом для компіляторів C і C + +
Істотні вигоди від суміщеного однопроцессорного рішення можуть отримати системи, для яких у різні періоди часу необхідні різні співвідношення продуктивності DSP і контролера. Прикладами можуть служити пристрої Internet телефонії, які одним процесором організують телефонний зв'язок з Internet, роботу броузера і програмного модему. Обчислювальна потужність може динамічно розподілятися між виконуваними завданнями.
Ядра ARM946E і ARM966E є макроядрамі, реалізованими на основі ядра ARM9E і призначеними для інтеграції в ASIC, ASSP і прилади класу SOC.
Макроядро ARM946E, в якому ядро ​​ARM9E об'єднано з асоціативним кеш, буфером запису та пристроєм захисту пам'яті, призначене для вбудовуваних застосувань, що працюють з операційними системами реального часу. Архітектура кеш дає можливість розробникам змінювати розмір кеш відповідно до вимог застосування.
Асоціативний кеш (4 версії обсягу) - можливість вибору розміру кеш дозволяє гнучко змінити розмір кристала, при зміні розміру кеш перепроектування мінімально
Модулі захисту забезпечують розбиття пам'яті на розділи і контроль атрибутами (кешування, дозволу доступу) кожного розділу.
Адресний простір команд і даних може мати 8 розділів змінного розміру.
Сопроцессорний інтерфейс, в забезпечення додаткових функціональних можливостей, тісно пов'язаний з ядром процесора.
Буфер записи мінімізує навантаження системи.
В макроядре ARM966E ядро ​​ARM9E об'єднано з буфером запису і жорстко приєднаної SRAM, і це макроядро орієнтовано на застосування "Дійсно реального часу", в яких висока продуктивність і мале споживання забезпечуються без використання кеш. Дійсно, існує достатня кількість застосувань, для яких важливі переваги тісному зв'язку пам'яті з процесором і достатньо складна схема кеш в таких застосуваннях буде всього лише зайвим споживачем.
Обидва макроядра оснащені AHB AMBA інтерфейсом. Шина AMBA використовується в якості каркаса при розробці ASIC і безпроблемно працюють з коштами проектування провідних у галузі розробників, забезпечуючи високу швидкодію шини і логічний синтез для спрощення використання. Макроядра ARM946E і ARM966E зверху вниз сумісні на рівні кодів з процесорами сімейств ARM7 в„ў Thumb, ARM9 в„ў Thumb і рядом інших процесорів фірми. Фірма ARM забезпечує засоби перевірки правильності, що гарантують повне узгодження архітектури системи команд ARM і несуперечливе поведінку від усіх кремнієвих партнерів ARM, пропонуючи OEM справжні множинні вихідні можливості і допускаючи сильну підтримку третини постачальників.
Технічні характеристики приладів сімейства ARM9E
Ядро CPU
Займана площа
Кількість вентилів (тис.)
Тактова частота
Продуктивність, питома
ARM9E
5-рівневий конвеєр, інтерфейс Гарвардської шини, ARM RISC ядро з Thumb і EmbeddedICE, одноцікловий MAC 32x16
2, 7 мм2 при 0, 25 мкм
75
160 МГц при CMOS 0, 25 мкм> 200 МГц при CMOS 0, 18 мкм
1, 1 MIPS/МГц 1, 1 MMAC/МГц
(характеристики попередні)
Макроядро
Ядро CPU
Наявність кеш
Кількість вентилів (тис.)
Тактова частота
Продуктивність, питома
ARM946E
кешувати процесорний макроядро
ARM9E
4 варіанти ємності
150 (без RAM)
160 МГц при CMOS 0, 25 мкм> 200 МГц при CMOS 0, 18 мкм
1, 1 MIPS/МГц 1, 1 MMAC/МГц
ARM966E
процесорний макроядро з тісним зв'язком з пам'яттю
ARM9E
немає
90 - 100 (без RAM)
160 МГц при CMOS 0, 25 мкм> 200 МГц при CMOS 0, 18 мкм
1, 1 MIPS/МГц 1, 1 MMAC/МГц
Перші реалізації макроядер процесорів ARM946E і ARM966E поставляються як синтезується RTL код, що забезпечує швидкий перехід до технологій з різними топологічними нормами і таким новим технологіям як кремній-на-ізоляторі. Синтезується код дозволяє також використовувати стандартний потік проектування ASIC, сприяючий скороченню "часу виходу на ринок ".
Кремнієві партнери фірми ARM розраховують випустити перші прилади на базі нових макроядер десь в першому кварталі 2000 року. Зокрема, в серпні 1999 року першу ліцензію на використання макроядер ARM946E і ARM966E придбала фірма LSI Logic.
Список літератури
Для підготовки даної роботи були використані матеріали з сайту .gaw.ru/
