якості прикладу нарис. 4 представлена ​​схема двоступінчастого 8-розрядного АЦП.
Верхній по схемі АЦПздійснює грубе перетворення сигналу у чотири старших розряди вихідногокоду. Цифрові сигнали з виходу АЦП поступають на вихідний регістр іодночасно на вхід 4-розрядного швидкодіючого ЦАП. У багатьох ІМСбагатоступінчастих АЦП (AD9042, AD9070 і ін) цей ЦАП виконаний за схемоюпідсумовування струмів на диференційних перемикачах, але деякі (AD775,AD9040A та ін) містять ЦАП з підсумовуванням напруг. Залишок від відніманнявихідної напруги ЦАП із вхідної напруги схеми надходить на вхід АЦП2,опорна напруга якого в 16 разів менше, ніж у АЦП1. Як наслідок, квантАЦП2 в 16 разів менше кванта АЦП1. Цей залишок, перетворений АЦП2 в цифровуформу являє собою чотири молодших розряду вихідного коду. Різниця міжАЦП1 і АЦП2 полягає насамперед у вимозі до точності: у АЦП1 точністьповинна бути такою ж як у 8-розрядного перетворювача, в той час як АЦП2може мати точність 4-розрядного.
Грубо наближена іточна величини повинні, природно, відповідати одному і тому ж вхідномунапрузі U вх (t j ). Через наявність затримки сигналу в першійступені виникає, однак, временнoй запізнювання. Тому при використанніцього способу вхідну напругу необхідно підтримувати постійним за допомогоюпристрою вибірки-зберігання до тих пір, поки не буде отримано всі число.
3.2 багатотактного послідовно-паралельніАЦП
Розглянемо приклад8-розрядного послідовно-паралельного АЦП, ставиться до типубагатотактного (рис. 5). Тут процес перетворення розділений у часі.
Перетворювач складається з4-розрядного паралельного АЦП, квант h якого визначається величиноюопорної напруги, 4-розрядного ЦАП та пристрою керування. Якщомаксимальний вхідний сигнал дорівнює 2,56 В, то в першому такті перетворювачпрацює з кроком квантування h 1 = 0,16 В. В цей час вхідний код ЦАПдорівнює нулю. Пристрій керування пересилає отримане від АЦП в першому тактіслово в чотири старших розряди вихідного регістру, подає це слово на вхід ЦАПі зменшує в 16 разів опорну напругу АЦП. Таким чином, у другому такті крокквантування h 2 = 0,01 В і залишок, що утворився при відніманні звхідної напруги схеми вихідної напруги ЦАП, буде перетворений умолодший полубайт вихідного слова.
Очевидно, щовикористовувані в цій схемі 4-розрядні АЦП і ЦАП повинні мати 8-розрядноїточністю, в протилежному випадку можливий пропуск кодів, тобто при монотонномунаростанні вхідної напруги вихідний код АЦП не буде приймати деякізначення зі своєї шкали. Так само, як і в попередньому перетворювачі, вхіднанапруга багатотактного АЦП під час перетворення повинно бути незмінним,для чого між його входом та джерелом вхідного сигналу слід включитипристрій вибірки-зберігання.
Швидкодіярозглянутого багатотактного АЦП визначається повним часом перетворення4-розрядного АЦП, часом спрацьовування цифрових схем управління, часомвстановлення ЦАП з похибкою, що не перевищує 0,2 ... 0,3 кванта 8-розрядногоАЦП, причому час перетворення АЦП входить в загальний час перетвореннядвічі. В результаті за інших рівних умов перетворювач такого типувиявляється повільніше двоступінчастого перетворювача, розглянутого вище.Однак він простіше і дешевше. За швидкодією багатотактного АЦП займаютьпроміжне положення між багатоступінчатими АЦП і АЦП послідовногонаближення. Прикладами багатотактного АЦП є трехтактний 12-розряднийAD7886 з часом перетворення 1 мкс, або трехтактний 16-розрядний AD1382 зчасом перетворення 2 мкс.
3.3 Конвеєрні АЦП
Швидкодіябагатоступінчастого АЦП можна підвищити, застосувавши конвеєрний принципбагатоступінчастої обробки вхідного сигналу. У звичайному багатоступеневомуАЦП (рис. 4) спочатку відбувається формування старших розрядів вихідного словаперетворювачем АЦП1, а потім йде період установлення вихідного сигналу ЦАП.На цьому інтервалі АЦП2 простоює. На другому етапі під час перетвореннязалишку перетворювачем АЦП2 простоює АЦП1. Ввівши елементи затримкианалогового та цифрового сигналів між ступенями перетворювача, отримаємо конвеєрнийАЦП, схема 8-розрядного варіанта якого наведена на рис. 6.
Роль аналогового елементазатримки виконує пристрій вибірки-зберігання ПВХ2, а цифрового - чотириD-тригера. Тригери затримують передачу старшого полубайта у вихідний регістрна один період тактового сигналу CLK.
Сигнали вибірки,
У свою чергу,В
4.
зворотного зв'язку U ос .Яквхідної напруги.Це
Таким чином,
Це
Розглянемо принципи
Крім того, врозряду.Для цього впертурное час одно часу між початком та фактичнимзакінченням перетворення, яке так само, як і у АЦП послідовного рахунку,по суті залежить від вхідного сигналу, тобто є змінним. Виникаючі прицьому апертурні похибки носять також нелінійний характер. Тому дляефективного використання АЦП послідовного наближення, між його входомі джерелом перетворюваного сигналу слід включати ПВЗ. Більшістьвипускаються в даний час ІМС АЦП послідовного наближення (наприклад,12-розрядний МАХ191, 16-розрядний AD7882 і ін), має вбудовані пристроївибірки-зберігання або, частіше, пристрої стеження-зберігання (track-hold),керовані сигналом запуску АЦП. Пристрій стеження-зберігання відрізняється тим,що постійно знаходиться в режимі вибірки, переходячи в режим зберігання тільки начас перетворення сигналу.
Даний клас АЦП займаєпроміжне положення по швидкодії, вартості та роздільної здатностіміж послідовно-паралельними і інтегруючими АЦП та знаходить широкезастосування в системах управління, контролю та цифрової обробки сигналів.
4.3 Інтегруючі АЦП
Недоліком розглянутихвище послідовних АЦП є низька завадостійкість результатівперетворення. Дійсно, вибірка миттєвого значення вхідногонапруги, зазвичай включає доданок у вигляді миттєвого значення завади.Згодом при цифровій обробці послідовності вибірок ця складоваможе бути пригнічена, проте на це потрібен час і обчислювальні ресурси. ВАЦП, розглянутих нижче, вхідний сигнал інтегрується або безперервно, або навизначеному временнoм інтервалі, тривалість якого зазвичай вибираєтьсякратній періоду перешкоди. Це дозволяє у багатьох випадках придушити заваду ще наетапі перетворення. Платою за це є знижений швидкодія інтегруючихАЦП.
4.3.1 АЦП багатотактногоінтегрування
Спрощена схема АЦП,працюючого в два основних такти (АЦП двотактного інтегрування), наведенана рис. 10.
Перетворення проходитьдві стадії: стадію інтегрування і стадію рахунку. На початку першої стадії ключ S 1 замкнутий, а ключ S 2 розімкнений. Інтегратор І інтегрує вхіднунапруга U вх . Час інтегрування вхідної напруги t 1 постійно; у якості таймера використовується лічильник з коефіцієнтом перерахунку K рах ,так що
До моменту закінченняінтегрування вихідна напруга інтегратора складає (7)
де U вх.ср. -середнє за час t 1 вхідна напруга. Після закінчення стадіїінтегрування ключ S 1 розмикається, а ключ S 2 замикаєтьсяі опорна напруга U оп надходить на вхід інтегратора. При цьомувибирається опорна напруга, протилежна за знаком вхідній напрузі. Настадії рахунку вихідна напруга інтегратора лінійно
зменшується за абсолютноювеличині, як показано на рис. 11.
Стадія рахунку закінчується,коли вихідна...
